Institute of Information Theory and Automation

You are here

Bibliography

Prototype, methodology, f. module, software

Implementace akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA

Kloub Jan, Heřmánek Antonín

: ( 2007)

: CEZ:AV0Z10750506

: 1ET100750408, GA AV ČR, 1ET300750402, GA AV ČR

: FPGA, Reed-Solomon encoder, Reed-Solomon decoder, PicoBlaze processor, Ethernet, Viterbi decoder, FEC, Convolution code, Error-correcting code

(cze): Dokument popisuje implementaci akcelerátorů pro dekódování konvolučního a Reed-Solomonova zabezpečovacího kódu na obvodech FPGA a jejich použití v Matlabu.

(eng): Document describes implementation of accelerators for decoding Reed-Solomon and convolution error-correcting code on FPGA and using accelerators in Matlab.

: JC

2019-01-07 08:39