Bibliography
Conference Paper (international conference)
Using logarithmic arithmetic to implement the Recursive Least Squares (QR) algorithm in FPGA
,
: Field-Programmable Logic and Applications. 14th International Conference FPL 2004. Proceedings, p. 1149-1151
: International Conference FPL 2004 /14./, (Antverp, BE, 30.08.2004-01.09.2004)
: CEZ:AV0Z1075907
: LN00B096, GA MŠk, 1ET400750408, GA AV ČR, 1ET300750402, GA AV ČR
: QR update, FPGA, logarithmic arithmetic
(eng): In this paper, an FPGA implementation of the QR update algorithm with Givens rotations using the High Speed Logarithmic Arithmetic (HSLA) library is outlined. An advantage of this approach is low latency and accurate computation (comparable with single-precision floating point) of the operations.
(cze): V článku je popsána FPGA implementace algoritmu pro QR aktualizaci pomocí Givensových rotací s použitím High Speed Logarithmic Arithmetic (HSLA) aritmetické knihovny. Výhodou tohoto způsobu implementace je malá latence výpočtu a dostatečná přesnost operací (srovnatelná s výpočty v plovoucí řádové čárce s jednoduchou přesností)
: 09J
: BD