Institute of Information Theory and Automation

You are here

Bibliography

Conference Paper (international conference)

Dynamic reconfiguration in FPGA-based SoC designs

Bartosinski Roman, Daněk Martin, Honzík Petr, Matoušek Rudolf

: Proceedings of the 8th IEEE Workshop on Designs and Diagnostics of Electronic Circuits nad Systems, p. 129-136 , Eds: Takách G., Hlawiczka A., Sziraj J.

: University of West Hungary, (Sopron 2005)

: IEEE Design and Diagnostics of Electronic Circuits nad Systems Workshop (DDECS 2005) /8./, (Sopron, HU, 13.04.2005-16.04.2005)

: CEZ:AV0Z10750506

: IST-2001-34016, Commission EC, 1M0567, GA MŠk

: FPGA, dynamic reconfiguration

(eng): This paper discusses architectural issues arising from the use of dynamic reconfiguration and shows a possible use of dynamic reconfiguration to extend and accelerate a computation performed in system-on-a-chip designs with microprocessors with fixed instruction sets. Further a sample application is discussed that uses a dynamically reconfigurable FPGA to implement different floating-point calculations in hardware, reconfigured as required by the execution of the user code.

(cze): Text ukazuje možnosti dynamické rekonfigurace na SoC paltformách založených na FPGA využívajících procesor s pevnou instrukční sadou. Dále je popsán příklad koprocesoru pro FP matematické operace a jeho implementace na dvě komerčně dostupné platformy. Atmel FPSLIC a Xilinx Virtex2. V poslední části je provedeno porovnání obou platforem z několika hledisek vztahujících se k dynamické rekonfiguraci.

: 09G, 09H

: JC

2019-01-07 08:39