Bibliografie
Conference Paper (international conference)
FPGA implementation of Finite Interval CMA
,
: Proceedings of the first annual IEEE BENELUX/DSP Valley Signal Processing Symposium. SPS-DARTS 2005, p. 97-100
: IEEE, (Antverpy 2005)
: SPS-DARTS 2005 Signal Processing Symposium /1./, (Antverpy, BE, 19.04.2005-20.04.2005)
: CEZ:AV0Z10750506
: 1ET300750402, GA AV ČR
: CMA algorithm, FPGA, data matrix
(eng): An FPGA implementation of the FI-CMA algorithm using the Virtex-E and Virtex-II devices is presented. The algorithm consists of two parts: one, performing batch-QR decomposition of the data matrix, and second, used for an iterative equalizer optimization, using the columns of the Q-matrix as input. The resource reuse and minimization of the total latency have been emphasized. Logarithmic arithmetic library has been used for floating point calculations, required in algorithm.
(cze): V článku je prezentována FPGA implementace FI-CMA algoritmu s použitím obvodů Virtex-E a Virtex-II. Algoritmus se skládá ze dvou částí: v první se provádí QR rozklad datové matice, v druhé iterativní optimalizace ekvalizátoru, s použitím sloupců matice Q coby vstupu. Návrh je optimalizován s ohledem na vícenásobné využití prostředků a minimalizaci celkové latence. Operace v plovoucí řádové čárce, používané ve výpočtech, byly implementovány s použitím logaritmické aritmetické knihovny.
: 09G, 09H, 09J
: JA