(eng): This paper deals with the optimization of iterative algorithms with matrix operations or nested loops for hardware implementation in FPGA, using Integer Linear Programming (ILP). The method is demonstrated on an implementation of the FI-CMA. We used two pipelined arithmetic libraries based on the logarithmic number system or the IEEE floating-point number system. Traditional approaches to the scheduling of nested loops lead to a relatively large code, which is unsuitable for FPGA implementation. This paper presents a new high-level synthesis methodology, which models both, iterative loops and imperfectly nested loops, by means of the system of linear inequalities. Moreover, memory access is considered as an additional resource constraint. Since the solutions of ILP formulated problems are known to be computationally intensive, important part of the article is devoted to the reduction of the problem size.

(cze): Příspěvek presentuje metodu optimalizace iterativních algoritmů s maticovými operacemi nebo s vnořenými smyčkami a její použití pro implementaci těchto algoritmů na FPGA. Metoda je demonstrována na implementaci FI-CMA ekvalizéru. V práci byli použity dvě pipelinované aritmetické knihovny pro práci s necelými čísli: logaritmická aritmetika a standardní IEEE floating pointová aritmetika. Tradiční metody optimalizace vnořených smyček vedou ke kódu, který není vhodný pro implementaci na FPGA. Tento příspěvek presentuje novou metodologii syntézy vyšší úrovně, která je schopna modelovat obecné vnořené smyčky pomocí systému nerovností. Navíc, počet přístupů do paměti je uvažována jako přádavné omezující kritérium. Článek se také zabývá snížením výpočetní náročnosti ILP problému.