Ústav teorie informace a automatizace

Jste zde

Bibliografie

Conference Paper (international conference)

A DSP/FPGA-based accelerator for video

Schier Jan, Kovář Bohumil

: Digital Technologies 2006, p. 1-5

: Digital Technologies 2006, (Žilina, SK, 01.12.2006)

: CEZ:AV0Z10750506

: 1ET400750408, GA AV ČR

: video processing, hardware acceleration, configuration system

(eng): An embedded accelerator for video processing is described in the paper. The accelerator is intended both for basic video preprocessing, and for more complicated tasks such as image classification and feature extraction, so that it can be used to construct an ´intelligent camera´ A combination of a DSP processor with an FPGA device is considered. An advantage of this arrangement is flexibility – the FPGA circuit is used as a reconfigurable accelerator for loop-intensive computations. An important part is the configuration system for the device. The goal is that the user can perform on-site configuration adjustments of the device using ready-made library blocks without special tools or skills. A script-based configuration system using an embedded Parrot Virtual Machine (VM) has been developed.

(cze): V článku je popsán vestavěný akcelerátor pro zpracování videa. Je určený jak pro základní předzpracování videosignálu, tak pro složitější operace, jako je klasifikace obrazu a extrakce rysů. Díky tomu je možné ho použít pro konstrukci tzv. "inteligentních kamer". Pro akcelerátor je použita kombinace DSP procesoru a FPGA obvodu. Výhodou této kombinace je její flexibilita - FPGA obvod je použit jako rekonfigurovatelný akcelerátor pro výpočty, obsahující výpočetně náročné smyčky. Důležitou součástí zařízení je konfigurační systém. Jeho úkolem je umožnit uživateli provést "donastavení" zařízení v místě použití, bez použití specializovaných nástrojů. Pro tento účel byl vyvinut skriptový systém, využívající vestavěný interpret jazyku Parrot.

: 09G, 09H, 09K

: JC

07.01.2019 - 08:39